Silicon Labs Supprime Les Gigues Avec Le Circuit Clock Cleaner Le Plus Convivial De L'industrie

La migration des infrastructures matérielles des réseaux de communication et de télécommunications vers des vitesses et des complexités plus élevées impacte les architectures de timing qui deviennent un point clé dans la conception globale d'un système. Plus particulièrement, la gestion de la gigue d'horloge devient un facteur critique dans les applications à vitesse élevée puisque le bruit dégrade la performance globale d'un système, avec un impact sur le taux d'erreur sur bit (BER, ou bit-error-rate) et le rapport signal sur bruit (SNR). Le circuit réducteur de gigue Si5317 constitue une solution de filtrage de gigue simple, flexible et économique pour ces applications critiques au plan des performances.

Le circuit Si5317 supprime efficacement le bruit non souhaité sur tout signal d'horloge dans des fréquences entre 1 et 710 MHz et fournit deux signaux de sorties avec une gigue ultra faible à la même fréquence que l'entrée. Contrairement aux classiques circuits intégrés générateurs d'horloge et autres solutions PLL avec des semiconducteurs discrets exigeant un grand nombre de composants afin de supporter différentes fréquences, il suffit d'un seul dispositif avec un circuit Si5317 pour supporter la réduction de gigue de n'importe quel signal d'horloge de moins de 710 MHz. Ceci permet la réutilisation du dispositif dans de nombreuses applications. Les concepteurs peuvent simplement définir l'attribut des broches afin de configurer la gamme de fréquence et la bande passante PLL, supprimant ainsi le besoin d'un firmware et d'une programmation en série comme dans les solutions avec des générateurs d'horloge classiques.

« Le circuit Si5317 est le composant réducteur de gigue le plus convivial et le plus universel de l'industrie. Il constitue une solution à gigue ultra faible pour des applications de réseaux et d'accès de hautes performances et critiques au plan coût, qui exigent des signaux d'horloge clairs et nets », a dit Mike Petrowski, directeur général pour les produits « timing » de Silicon Labs. « Le circuit Si5317 s'insère simplement dans le chemin du signal d'horloge pour effectuer la réduction de gigue sur des signaux jusqu'à une fréquence de 710 MHz sans aucune configuration de firmware et sans modification de la liste des matériaux (BOM) pour supporter différentes fréquences »

Le circuit Si5317 est conçu autour de l'architecture brevetée DSPLL® de Silicon Labs. Il fournit une performance de pointe au niveau de la gigue (0,29 ps RMS), améliorant ainsi les facteurs BER et SNR dans les applications critiques sur ce point. Cette performance exceptionnelle - typiquement plus faible d'environ un tiers comparé aux circuits d'horloge avec oscillateurs intégrés de la concurrence - permet d'allouer une part significative du budget du système, normalement employé à la réduction de gigue, à d'autres tâches. Elle simplifie la sélection des composants et la conception de l'arbre des signaux d'horloge.


Le circuit Si5317 contient un régulateur de tension d'alimentation avec une excellente réjection de bruit. Cette conception de l'alimentation supprime le besoin de rails d'alimentation multiples et de noyaux de ferrite. Une régulation intégrée sur la puce réduit aussi la sensibilité de la carte au bruit à haute vitesse et aux alimentations à découpage, ce qui réduit le risque d'une interférence du bruit de l'alimentation sur la performance globale de gigue du design.

Le circuit Si5317 constitue le générateur d'horloge à réduction de gigue le plus intégré de l'industrie. Il ne nécessite pas de composants PLL externes, ce qui simplifie la conception de la carte et du circuit imprimé dans des applications à contrainte d'espace tout en réduisant les risques que le bruit impacte la performance. La technologie DSPLL sur la puce supprime le besoin d'une pompe de charge et/ou du filtre de bouclage comme avec les modules PLL classiques à VCXO ou avec les générateurs d'horloge classiques. Ce niveau élevé d'intégration réduit les risques et les délais de développement en garantissant la stabilité de la boucle e la performance de gigue sur la plage de température et à travers les variations de process et de tension. La combinaison de tous les éléments PLL dans un seul circuit intégré supprime aussi des points d'entrée au bruit critiques entre les composants PLL discrets, ce qui améliore l'immunité au bruit au niveau de la carte.

En plus des circuits de réduction de gigue, le vaste catalogue de circuits intégrés signaux mixtes de timing de Silicon Labs incluent des XO/VCXO programmables, des oscillateurs CMOS en silicium, des générateurs d'horloge de hautes performances, des multiplicateurs d'horloge à faible gigue, des buffers et des dispositifs de timing des couches physiques. Le circuit réducteur de gigue Si5317peut être associé avec un grand nombre de ces dispositifs pour réaliser une solution complète de timing, à gigue ultra faible. Parmi les circuits pouvant s'associer avec le générateur d'horloge Si5317 figurent l'oscillateur Si500, les générateurs d'horloge différentiels Si5338/34 <710 MHz, les générateurs d'horloge CMOS Si5355/56 <200 MHz et les buffers d'horloge à faible gigue Si5330. Le circuit Si5317 se connecte aisément à ces composants afin de fournir en sortie des signaux d'horloge à gigue ultra faible.