Silicon Labs Relève Le Défi Des Réseaux Optiques Avec Les Premièrs Circuits Intégrés Horloges Haute Performance Quadri- PLL De L’industrie

OTN est un protocole de prochaine génération (norme ITU G.8251 et G.709) pour le multiplexage de différents services sur réseaux optiques, solution idéale pour les routeurs de périphérie, les équipements de transmission WDM (multiplexage en longueur d'onde), les équipements Carrier Ethernet et les plates-formes multiservices. Les applications OTN posent des problèmes complexes de timing car elles exigent différentes horloges de faible gigue dont les fréquences ne sont pas des multiples entiers les unes des autres. Les puces quad-DSPLL Si537x de Silicon Labs procurent jusqu'à huit sorties d'horloge à faible gigue, simplifiant la conception des cartes de ligne 10G, 40G et 100G OTN acceptant tous types de protocoles et de ports.

Chaque multiplieur d'horloge DSPLL est configurable pour générer n'importe quelle fréquence de 2 kHz à 808 MHz à partir d'une entrée de 2 kHz à 710 MHz. Cette souplesse de fréquence exceptionnelle réduit le coût et la complexité des cartes de ligne OTN multiprotocoles en minimisant le nombre de puces horloges nettoyeuses de gigue nécessaires. L'architecture DSPLL flexible des puces Si537x simplifie la génération des horloges de référence haut débit de la couche PHY et procure une gigue de 0,4 picosecondes, qui représente une performance à la pointe de l'industrie et permet d'éliminer les circuits PLL discrets à base de VCXO actuellement utilisés dans les applications OTU3 et OTU4.

Les Si537x se verrouillent avec une grande fiabilité sur des entrées d'horloge discontinues - une caractéristique critique exigée des horloges de cartes de ligne OTN - sans nécessiter de PLL séparées à faible bande passante en amont. D'autres caractéristiques de classe opérateur incluent un gain maximum de gigue (jitter peaking) compatible SONET (0,1 dB max) et une capacité innovante de commutation sans discontinuité, qui minimise les transitoires de phase de l'horloge de sortie lors du changement de référence, et procure une transitoire de phase 25 fois plus petite que les solutions concurrentes. Chaque moteur DSPLL intègre un filtre de boucle dont la bande passante programmable par l'utilisateur peut être réduite à 4 Hz, ce qui permet de filtrer le dérapage en plus d'atténuer la gigue, indépendamment sur chaque canal.

« La convergence de services large bande données, voix et vidéo sur OTN et la densité croissante des ports sur les cartes de ligne exigent des fonctions d'horloge de plus haute densité avec une gigue ultra-basse, pour minimiser le coût et la complexité de conception, » déclare Mike Petrowski, directeur général de Silicon Labs, Timing Products. « Nos nouvelles puces d'horloge Si537x surpassent la compétition en terme d'intégration de PLL haute performance ayant les niveaux de gigue les plus bas de l'industrie, et créent une nouvelle référence pour les solutions d'horloge spécifiques des réseaux OTN. »

Le Si5374 dispose de huit entrées horloge et de huit sorties horloge tandis que le Si5375 offre quatre entrées horloge et quatre sorties horloge pour les applications de taille moins importante. Avec sa configuration quad-DSPLL, une seule horloge Si5374 peut générer plusieurs fréquences simultanément, permettant à un même équipement de supporter simultanément des protocoles SONET/SDH, 1/10/100G Ethernet, 1/2/4/8/10G Fibre Channel, vidéo SDI 3G/HD et autres.

Les horloges Si537x offrent une voie de migration en douceur des horloges / atténuateurs de gigue Si5319/26 de Silicon Labs vers une solution horloge / nettoyeur de gigue plus intégrée pour minimiser le coût et la complexité de nomenclature. Une puce Si537x remplace efficacement quatre puces de timing dans les cartes de ligne 10G/40G/100G OTN à grand nombre de ports.