SuVolta démontre la performance et la faible consommation de la technologie DDC à la conférence IEDM

Les résultats présentés dans cette communication à l’IEDM confirment que la version DDC de notre procédé offre la meilleure combinaison de performance et de basse consommation obtenue à ce jour avec un procédé 65 ou 55 nm, » déclare le Dr. Haruyoshi Yagi, senior vice-président exécutif corporate de Fujitsu Semiconductor Limited. « L’intégration de la technologie DDC dans notre procédé basse consommation a répondu à toutes nos attentes. La disponibilité commerciale de la technologie DDC est prévue pour le premier semestre 2013, en 55 nm.



Les deux sociétés ont comparé des circuits identiques fabriqués en technologie Fujitsu Semiconductor standard et en technologie DDC. Il est démontré entre autres que la structure de transistor DDC accroît la performance des circuits numériques d’environ 30% à consommation égale, pour une tension d’alimentation (VDD) de 1,2 V environ. Il est également fait état d’une réduction de consommation de 47% à performance égale avec une VDD de 0,9 V. Ces améliorations ont été obtenues grâce aux paramètres du transistor DDC, notamment la réduction de la variation de tension de seuil (VT) globale et locale, l’augmentation du coefficient de substrat et l’augmentation du courant de commande effectif (IEFF).



Fujitsu Semiconductor est le premier licencié de SuVolta pour la technologie DDC. Depuis l’annonce de leur collaboration en juin 2011, les deux sociétés ont travaillé à son implémentation dans les nœuds 65 nm et 55 nm. A l’IEDM 2011, elles ont présenté des blocs SRAM (mémoire statique à accès aléatoire) pouvant fonctionner sous une tension aussi basse que 0,425 V grâce à la technologie DDC implémentée dans le procédé basse consommation de Fujitsu Semiconductor. A l’IEDM de cette année, SuVolta présente des résultats obtenus en silicium, qui montrent que la technologie DDC permet soit d’augmenter la fréquence soit de réduire la consommation, en fonction des besoins. Parmi ces résultats :

• Des oscillateurs en anneau réduisent de presque 50% leur dissipation de puissance active à fréquence égale et augmentent leur performance d’environ 30% à consommation égale.

• Amélioration de la variation globale de la tension de seuil (VT) de l’ordre de 1 sigma.

• Courant effectif (IEFF) jusqu’à 80% plus élevé aux basses tensions d’alimentation (VDD).

• Resserrement des « corners » par le biais de la polarisation.

• Des amplificateurs opérationnels de transconductance (OTA) améliorent leur gain de 12 dB malgré une tension d’alimentation plus faible.

• Amélioration de l’adaptation locale et globale de miroirs de courant.



Nous sommes enchantés que les premiers composants DDC 55 nm de Fujitsu Semiconductor soient bientôt là, déclare Bruce McWilliams, président et CEO de SuVolta. En permettant des améliorations significatives de performance et jusqu’à 50% de réduction de consommation, nous apportons à l’industrie une option technologique flexible et rentable, qui prolonge les avantages du CMOS.



La conférence IEDM (International Electron Devices Meeting) 2012 a lieu au Hilton San Francisco Union Square, à San Francisco, Californie, du 10 au 12 décembre. Intitulée A highly integrated 65nm SoC process with enhanced power/performance of digital and analog circuits, la communication SuVolta-Fujitsu Semiconductor sera présentée mardi 11 décembre à la session 14.4.